위 진리표를 가지고 verilog if 문과 연결연산자를 사용하여 어떻게 구현할 수 있나요?

진리표에서 x인 경우에는 논리값이 0을 출력하도록 만들고자 합니다.